Description

La MCIO PCIe Host FMC est une carte mezzanine FPGA conçue pour apporter la connectivité MCIO à haut débit aux plateformes de développement FPGA et SoC adaptatifs. Elle prend en charge les liaisons PCIe Gen4 par câble, jusqu’à 8 voies ou en configuration double à 4 voies (2x4), ce qui permet de s’interfacer directement avec des appareils à haute performance comme les SSD NVMe, les GPU et les accélérateurs sur mesure. La carte intègre deux réamplificateurs PCIe TI DS320PR810 qui compensent les pertes de signal et assurent une intégrité du signal fiable sur les câbles et les adaptateurs MCIO. Pour des renseignements plus détaillés sur la MCIO PCIe Host FMC, y compris les fiches techniques, les schémas et les conceptions d’exemple, veuillez visiter le site du produit.

• Connecteur MCIO PCIe à 8 voies en configuration hôte
• Prend en charge jusqu’à PCIe Gen4
• 2 réamplificateurs PCIe TI DS320PR810
• FMC HPC conforme à la norme VITA 57.1
• Prend en charge une large gamme de tensions d’E/S (VADJ) : de 1,2 V à 3,3 V
• Conceptions de référence pour plusieurs cartes de développement FPGA et MPSoC
• Un soutien technique direct

Foire aux questions

Quelles vitesses de liaison PCIe sont prises en charge?

Ce produit prend en charge jusqu’à PCIe Gen4 (16 Gbit/s par voie) sur les 8 voies.

Quelles tensions d’E/S FPGA (VADJ) la MCIO PCIe Host FMC prend-elle en charge?

La MCIO PCIe Host FMC a été conçue avec des adaptateurs de niveau qui lui permettent de prendre en charge toute tension VADJ de 1,2 V à 3,3 V c.c.

La MCIO PCIe Host FMC est-elle compatible avec ma carte FPGA?

De façon générale, la carte de développement FPGA doit posséder des émetteurs-récepteurs gigabit pour utiliser la MCIO PCIe Host FMC, et ces émetteurs-récepteurs doivent être reliés aux broches DP0 à DP7 du connecteur FMC. Elle doit aussi pouvoir fournir une tension VADJ de 1,2 V à 3,3 V c.c. Veuillez visiter le site du produit pour obtenir la liste des cartes FPGA compatibles et le détail des exigences de compatibilité.

Dois-je acheter un bloc IP pour utiliser la MCIO PCIe Host FMC?

L’exigence minimale pour interfacer un FPGA avec un SSD NVMe U.2 est un cœur IP PCIe; toutefois, bien des cartes de développement FPGA possèdent aujourd’hui un FPGA doté d’un bloc PCIe intégré. Si votre carte FPGA possède un bloc PCIe intégré et que celui-ci peut être acheminé vers les émetteurs-récepteurs gigabit du connecteur FMC sans problème de synchronisation, vous n’aurez besoin d’aucun bloc IP payant pour utiliser la MCIO PCIe Host FMC. Les conceptions de référence reposent sur le bloc PCIe intégré de Xilinx et permettent d’accéder à un SSD NVMe U.2 sous PetaLinux. Dans ce cas d’usage, le protocole NVMe est pris en charge par le système d’exploitation, ou plus précisément par le microprocesseur embarqué. Si votre application exige que le protocole NVMe soit traité dans la matrice du FPGA, un bloc IP payant pourrait être nécessaire.